NeuroAI4Space
TRL 2 → 4 27 meses 942.725 €
Proyecto Estratégico en Cooperación

NeuroAI
4Space

Procesador IA Neuromórfico para
Observación de la Tierra en el Espacio

Desarrollo de una placa procesadora basada en IA neuromórfica construida con componentes COTS de bajo coste endurecidos, para aplicaciones autónomas de Observación de la Tierra desde smallsats, aeronaves y drones.

TRL 2
Inicio
→
TRL 4
Objetivo
27 meses
Intigia EMXYS UA UPV
01
Objetivos del Proyecto
4 objetivos principales · Procesador, SBC, Endurecimiento, Validación
→
02
Consorcio y Presupuesto
4 entidades · Intigia, EMXYS, UA, UPV
→
03
Plan de Trabajo
9 paquetes de trabajo · 27 meses de ejecución
→
04
Innovación y Tecnología
4 innovaciones clave · RISC-V, SNN, FPGA
→
05
Impacto y Mercado
>1.200M$ mercado · DANA · Difusión científica
→

Objetivos del Proyecto

4 objetivos principales
01
Intigia · IP Core + Microchip
Procesador Neuromórfico
Desarrollo del IP core que implementa el procesador neuromórfico para acelerar Redes Neuronales de Impulsos (SNN) con bajo consumo energético. Se desarrollará siguiendo el estándar ECSS-Q-ST-60-02C de la ESA, inicialmente sobre FPGA comercial y posteriormente en ASIC. Incluye un entorno de verificación y validación del IP, así como un framework de entrenamiento basado en PyTorch.
02
EMXYS · Single-Board Computer
Placa Procesadora SBC
Diseño e implementación de un computador compacto (SBC) basado en una arquitectura multicore RISC-V con procesador neuromórfico. Permite la integración del IP desarrollado por Intigia, ofreciendo interfaz rico en comunicaciones para sistemas complejos como satélites, aviónica, vehículos aeroespaciales y robots autónomos.
03
UPV + UA · Hardware & Software
Endurecimiento ante Radiación
Desarrollo de metodologías de protección frente a fallos inducidos por radiación, tanto en hardware (UPV: redundancia selectiva en FPGA/ASIC, herramientas de inyección de fallos) como en software (UA: técnicas SIHFT automatizables, protección selectiva de aplicaciones de IA neuromórfica sobre arquitectura RISC-V + IP_Neuro).
04
EMXYS · Tests de Radiación
Validación y Pruebas
Campañas de tests ambientales y de radiación para validar la unidad procesadora en condiciones similares a órbita baja (LEO). Incluye tests TVAC (vacío térmico), exposición a radiación ionizante (TID, SEU) en centros como el Nacional de Aceleradores de Sevilla, LPSC de Grenoble y Los Álamos Laboratory, con el objetivo de demostrar TRL 4.

Consorcio y Presupuesto

4 entidades · Comunitat Valenciana
Intigia S.L.
PYME · IP Cores para Espacio
Coordina el proyecto y lidera el desarrollo del procesador neuromórfico (IP core + microchip). Aporta experiencia en tecnologías neuromórficas del proyecto NeuroAI4Maintenance (Horizon Europe) y AceleradorSNN. Desarrollará entorno de verificación y herramientas de entrenamiento SNN.
EMXYS
Electrónica Espacial · SBC
Empresa referente en el sector espacial de la Comunitat Valenciana. Lidera el desarrollo de la placa electrónica (SBC), la integración del IP core, y la verificación del conjunto. Décadas de experiencia en integración de sistemas complejos y validación en laboratorio.
Universidad de Alicante
Tolerancia a Fallos SW · HIREST
Grupo con +15 años de experiencia en tolerancia a fallos en FPGAs y procesadores multicore. Desarrolla herramientas de protección selectiva y automatizable (SIHFT) para aplicaciones de IA. Lidera el paquete de difusión y diseminación científica. IP: PicoHard.
Univ. Politècnica de València
Tolerancia a Fallos HW · STF
Grupo STF con +30 años de experiencia en diseño, verificación y evaluación de sistemas confiables. Lidera el endurecimiento hardware del IP neuromórfico en FPGA/ASIC, desarrollando estrategias de redundancia selectiva y herramientas de inyección de fallos.

Presupuesto Global

942.725 €
Total del proyecto (2025-2027)
Intigia
422.355 €
44,80%
UA
219.078 €
23,24%
UPV
159.602 €
16,93%
EMXYS
141.689 €
15,03%

Hitos del Proyecto

H1
Requisitos
Mes 4 · Documentos validados
H2
Prototipo
Mes 15 · SoC neuromórfico en ejecución
H3
SoC Endurecido
Mes 22 · RISC-V+IP_Neuro hardened
H4
Verificado y Validado
Mes 27 · Sistema completo TRL 4

Plan de Trabajo

9 paquetes · 27 meses
PT1
Coordinación de Proyecto
Intigia · 860 h
M1–M27 · Planificación y seguimiento
PT2
Ingeniería de Sistemas
Intigia · 1.230 h
M1–M4 · Requisitos, arquitectura, interfaces
PT3
Placa Procesadora
EMXYS · 2.260 h
M1–M15 · Diseño, fabricación y tests SBC
PT4
Procesador Neuromórfico
Intigia · 7.550 h
M4–M27 · IP core SNN, FPGA→ASIC, framework
PT5
Tolerancia Fallos HW
UPV · 8.900 h
M4–M27 · Redundancia selectiva, inyección fallos
PT6
Mitigación Fallos SW
UA · 6.070 h
M4–M27 · SIHFT, protección selectiva, tests SEE
PT7
Integración
EMXYS · 1.640 h
M9–M27 · IP_Neuro en SoC RISC-V, tests AIT
PT8
Verificación y Validación
EMXYS · 1.320 h
M9–M27 · TVAC, radiación ionizante, resultados
PT9
Difusión y Diseminación
UA · 1.655 h
M6–M27 · Web, congresos, publicaciones JCR

Innovación y Tecnología

Estado del arte y avances
Innovación 1
Placa Procesadora SBC con Procesador Neuromórfico RISC-V
Primera placa comercial tipo SBC que integra un procesador neuromórfico basado en RISC-V con sistemas avanzados de protección frente a radiación para operación fiable en órbita baja (LEO). Interfaz rico para conexión a bus satélite de altas prestaciones.
Innovación 2
Arquitectura Heterogénea RISC-V Dual-Core + IP_Neuro
Desarrollo de un procesador neuromórfico (IP_Neuro) implementado en FPGA con técnicas de mitigación de errores para aplicaciones espaciales. Integración en arquitectura RISC-V dual-core con mecanismos de tolerancia a fallos en software y hardware.
Innovación 3
Mitigación de Fallos Automatizada por Radiación
Metodología automatizada de incorporación selectiva de protección en hardware y software, considerando los compromisos entre características de la misión y restricciones del sistema. IP neuromórfico robustecido frente a eventos SEE validado en laboratorio.
Innovación 4
Soberanía Tecnológica Europea
Al utilizar la arquitectura abierta RISC-V, el microchip estará libre de royalties y restricciones tipo ITAR, contribuyendo a la independencia tecnológica europea en el sector aeroespacial. Componentes COTS reducen significativamente los costes.

Retos y Soluciones

Reto
Placas ligeras y asequibles
Componentes COTS seleccionados con técnicas de tolerancia a fallos. Costes hasta 100x menores que componentes rad-hard.
Reto
Bajo consumo energético
SNN consume 315x menos que Intel i7, 33x menos que ARM Cortex A9. Hardware neuromórfico solo activo durante picos intermitentes.
Reto
Robustez espacial
Radiación LEO causa SEU, SEL, TID. Hardware neuromórfico inherentemente tolerante (activo intermitente). Estrategia de mitigación graduable.
Diferencial
Sin competencia directa
No existe ningún IP core comercial que permita la integración de redes SNN en un sistema complejo dentro de un SoC FPGA y de un ASIC para aplicaciones espaciales.

Impacto y Mercado

Mercado, DANA, difusión
>1.200M$
Mercado objetivo
>20%
CAGR estimado
2.034
Smallsats lanzados (2022)
10%
Observación de la Tierra

Propuesta de Valor

Altas capacidades de computación para aplicaciones espaciales con bajo coste, bajo SWaP (tamaño, peso y potencia) y alta robustez. Solución completa y compacta de adquisición de imagen y procesado neuromórfico adaptable a las necesidades del cliente.

Segmento de Mercado

Smallsats para Observación de la Tierra: microsatélites (10-200 kg) y minisatélites (200-600 kg). Canales de distribución: ferias sectoriales (SpaceTech Expo, IAC), promociones directas, demostraciones personalizadas a través de EMXYS.

Impacto DANA

Monitorización y alerta temprana de precipitaciones, niveles de agua, cambios en vegetación y uso del suelo

Evaluación de daños post-catástrofe: información satelital rápida y precisa para respuesta efectiva

Imágenes SAR que penetran nubes y operan de noche para mapear zonas inundadas en condiciones adversas

Planificación del uso del suelo y monitorización de la restauración ambiental en la recuperación

Difusión Científica

RADECS ACCEDE IAC SpaceTech Expo IEEE TNS Microelectronics Reliability Acta Astronautica IEEE TDSC J. Aerospace Eng. SAFECOMP EDCC DATE